UVVM is making this much easier through the provided Testbench Infrastructure, the architecture, the BFMs and the VVCs.
Das Ergebnis, die UVVM Verifikationsplattform, wird mittlerweile weltweit eingesetzt.Įr hält viele Vorträge und Tutorials über unterschiedliche technische Aspekte der FPGA Entwicklung und -Verifikation, unter anderem auf der FPGA Conference Europe in Deutschland.Ī good verification methodology could significantly reduce FPGA and ASIC development time. Während der letzten 20 Jahre er sich sehr stark mit Methodiken, Effizienz- und Qualitätsverbesserungen für FPGA- und ASIC Projekte beschäftigt. bei Philips Semiconductors in der Schweiz. Er graduierte an der Universität von Glasgow (Schottland) und hat mittlerweile mehr als 30 Jahre Erfahrung in FPGA- und ASIC Entwicklung / Verifikation u.a. In dieser Präsentation werden diese Vorteile kurz erwähnt, der Schwerpunkt liegt jedoch auf brandneuen Funktionen, die in Kürze veröffentlicht werden.ĭiese Funktionalität wird im aktuellen ESA-UVVM-Projekt entwickelt und wurde bisher in keiner früheren UVVM-Präsentation erwähnt.Įspen Tallaksen ist CEO, Mitbegründer und Principal FPGA Designer von EmLogic, des neuen, und schnell wachsensen Embedded Systems und FPGA Design Centres in Norwegen. UVVM erleichtert dies durch die bereitgestellte Testbench-Infrastruktur, die Architektur, die BFMs und die VVCs.
UVVM – Brand new features from the world’s #1 VHDL Verification MethodologyĮine gute Verifikationsmethodik könnte die FPGA- und ASIC-Entwicklungszeit erheblich verkürzen.